你可能感興趣的試題

某計(jì)算機(jī)有如圖所示的功能部件，其中M為主存，MDR為主存數(shù)據(jù)寄存器，MAR為主存地址寄存器，R₀~R₃為通用寄存器，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自動(dòng)加1功能），C，D為暫存器，ALU為算術(shù)邏輯單元，移位器可以左移、右移、直通傳送。
（1）將功能部件連接起來(lái)，組成完整的數(shù)據(jù)通路，并用單向或者雙向箭頭表示信息傳送方向。
（2）畫(huà)出“ADDR₁，R₂”指令周期流程圖。該指令的含義是將R₁中的數(shù)與R₂中的數(shù)相加，相加的結(jié)果直通傳送至R₁中。

某機(jī)器的總線結(jié)構(gòu)如圖所示。設(shè)計(jì)“ADDR（R2），R1”的指令周期流程圖。該指令的含義是進(jìn)行求和操作，R1+（R2）—>R1，一個(gè)源操作數(shù)在R1中，另一個(gè)源操作數(shù)的地址在R2中，運(yùn)算結(jié)果送到R1中。

已知某DRAM芯片的內(nèi)部結(jié)構(gòu)為128×128，存取周期為1us。試分析：
（1）若采用集中式刷新方式，刷新時(shí)間間隔為1ms，則讀寫(xiě)時(shí)間和刷新時(shí)間分為多少個(gè)周期？死區(qū)占多少時(shí)間？
（2）若采用分散式刷新方式，則相鄰兩行之間的刷新間隔是多少？

設(shè)某處理器具有四段指令流水線：IF（取指令）、ID（指令譯碼及取操作數(shù)）、EXE（ALU執(zhí)行）和WB（結(jié)果寫(xiě)回），每一個(gè)子過(guò)程的執(zhí)行時(shí)間為T(mén)，現(xiàn)處理器執(zhí)行如下指令序列：

（1）如果采用非流水線技術(shù)，處理器執(zhí)行這3條指令需要多長(zhǎng)時(shí)間？
（2）能否采用流水線技術(shù)進(jìn)行改進(jìn)，以提高執(zhí)行速度？若能，請(qǐng)分析可能存在的問(wèn)題及解決方法。若不能，請(qǐng)說(shuō)明理由。

假設(shè)某系統(tǒng)的單字長(zhǎng)二地址指令具有如下特點(diǎn)：
（1）系統(tǒng)支持183種操作。
（2）機(jī)器字長(zhǎng)為16位，操作碼長(zhǎng)度是固定的，其中OP為操作碼字段，地址碼字段包括了源寄存器和目的寄存器，其中目的寄存器地址段位于低位。
（3）系統(tǒng)最多支持16個(gè)通用寄存器作為目的寄存器。試分析指令格式的操作碼段長(zhǎng)和寄存器段長(zhǎng)，并畫(huà)出對(duì)應(yīng)的指令格式。

指令格式如下圖所示，機(jī)器字長(zhǎng)為16位，其中OP為操作碼字段，Ms和Md分別為尋址方式，Rs和Rd為通用寄存器，Ms和Rs組成了源操作數(shù)，Md和Rd組成了目的操作數(shù)。

請(qǐng)分析：
（1）指令格式是何種指令格式？
（2）請(qǐng)解釋說(shuō)明，該指令可以指定多少種操作？
（3）若源操作數(shù)和目的操作數(shù)各有8種尋址方式，則該系統(tǒng)可以具有多少個(gè)通用寄存器？

假設(shè)有兩個(gè)整數(shù)x和y，x=-78，y=-90，采用補(bǔ)碼形式（含最高一位為符號(hào)）表示，x和y分別存放在寄存器A和B中。另外，還有兩個(gè)寄存器C和D。A、B、C、D都是8位的寄存器。
（1）寄存器A和B中的內(nèi)容分別是什么？
（2）x和y相加后的結(jié)果存放在C寄存器中，寄存器C中的內(nèi)容是什么？