單項(xiàng)選擇題關(guān)于集成555電路的特點(diǎn),正確的是()

A.集成555時(shí)基電路只用做定時(shí)器
B.集成555電路只能用于部分控制電路,如調(diào)光;調(diào)溫;調(diào)速等
C.集成555電路只能用于作多諧震蕩器
D.集成555電路工作可靠,使用方便;價(jià)格廉價(jià);所以廣泛應(yīng)用


您可能感興趣的試卷

你可能感興趣的試題

1.單項(xiàng)選擇題對(duì)于初學(xué)者來說,可以把555集成電路等效成()

A.一個(gè)單穩(wěn)態(tài)電路
B.一個(gè)無穩(wěn)態(tài)電路
C.一個(gè)雙穩(wěn)態(tài)電路
D.一個(gè)帶放電開關(guān)的RS觸發(fā)器

2.單項(xiàng)選擇題對(duì)于555集成電路兩輸入端的觸發(fā)電平,要求()

A.TH>TR
B.TH<TR
C.TH=TR
D.TH≧TR

3.單項(xiàng)選擇題對(duì)于555集成電路,當(dāng)4腳為低電平0時(shí),其7腳的變化是()

A.開路
B.接地
C.保持
D.不確定

4.單項(xiàng)選擇題對(duì)于555集成電路,當(dāng)4腳為低電平0時(shí),其3腳電平將()

A.為低電平0
B.為高電平1
C.保持原狀態(tài)
D.翻轉(zhuǎn)為新狀態(tài)

最新試題

在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí),設(shè)秒信號(hào)的周期為10ns,若要觀察24時(shí)制計(jì)數(shù)是否正確,那么在復(fù)位信號(hào)無效,計(jì)時(shí)使能信號(hào)有效的情況下,仿真需運(yùn)行多長(zhǎng)時(shí)間?()

題型:?jiǎn)雾?xiàng)選擇題

?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有()。

題型:多項(xiàng)選擇題

?在使用verilog描述一個(gè)二選一的數(shù)據(jù)選擇器時(shí),使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對(duì)應(yīng)的是()。

題型:?jiǎn)雾?xiàng)選擇題

?電路如圖所示,如果電容C2開路,則MOSFET的漏極直流電壓將會(huì)(),漏極交流電壓將會(huì)(),增益將會(huì)()。

題型:?jiǎn)雾?xiàng)選擇題

?數(shù)字頻率計(jì)設(shè)計(jì)中的測(cè)頻計(jì)數(shù)模塊共有多少個(gè)狀態(tài)?()

題型:?jiǎn)雾?xiàng)選擇題

以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)??()

題型:?jiǎn)雾?xiàng)選擇題

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()

題型:多項(xiàng)選擇題

?CD放大器的性能特征有()。?

題型:多項(xiàng)選擇題

假設(shè)NEMOSFET已工作在飽和區(qū),若uDS繼續(xù)增大時(shí),溝道夾斷點(diǎn)向漏極移動(dòng)。

題型:判斷題

CG放大器具有較()的輸入電阻和較()的輸出電阻。?

題型:?jiǎn)雾?xiàng)選擇題