問(wèn)答題寫出下列英文縮寫的全稱：IC，MOS，VLSI，SOC，DRC，ERC，LVS，LPE。
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題解釋基本概念：集成電路、集成度、特征尺寸。
2.問(wèn)答題簡(jiǎn)述側(cè)墻工藝目的。
3.問(wèn)答題簡(jiǎn)述輕摻雜漏（LDD）工藝目的。
4.問(wèn)答題簡(jiǎn)述什么是淺槽隔離STI及優(yōu)點(diǎn)。
5.問(wèn)答題簡(jiǎn)述LOCOS隔離原理。
最新試題
比較砷化鎵和磷化銦等襯底與硅襯底上的電感等效電路，試分析兩者存在差異的原因。
題型：?jiǎn)柎痤}
試用電導(dǎo)率為102/（Ω·cm），厚1μm的材料設(shè)計(jì)1kΩ的電阻，設(shè)電阻寬1μm，求其長(zhǎng)。
題型：?jiǎn)柎痤}
從天然硅中獲得達(dá)到生產(chǎn)半導(dǎo)體器件所需純度的SGS要經(jīng)過(guò)（）等步驟。
題型：多項(xiàng)選擇題
編寫DRC版圖驗(yàn)證文件的主要依據(jù)是什么？
題型：?jiǎn)柎痤}
在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。
題型：?jiǎn)柎痤}
為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計(jì)上采取哪些措施？
題型：?jiǎn)柎痤}
說(shuō)明MOS器件噪聲的來(lái)源、成因及減小方法。
題型：?jiǎn)柎痤}
從設(shè)計(jì)的觀點(diǎn)出發(fā)，版圖設(shè)計(jì)規(guī)則應(yīng)包括哪些部分？
題型：?jiǎn)柎痤}
MOS場(chǎng)效應(yīng)管（MOSFET）在20世紀(jì)70年代得到了廣泛的接受，從那時(shí)起到現(xiàn)在一直是集成電路的主流晶體管。MOSFET有兩類（）和（）。每種類型可由各自器件的多數(shù)載流子來(lái)區(qū)別。
題型：多項(xiàng)選擇題
根據(jù)圖，給出M2管的漏極電流表達(dá)式。
題型：?jiǎn)柎痤}