試用電導(dǎo)率為102/（Ω·cm），厚1μm的材料設(shè)計1kΩ的電阻，設(shè)電阻寬1μm，求其長。

利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。

MOS器件按比例縮小后對器件特性有什么影響？

集成電路電阻可以通過（）產(chǎn)生。

在圖中，若所有的晶體管都工作在飽和區(qū)，畫出Vx從一個大的正值下降時Ix的草圖。

在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。

圖a中M1和M2為某CMOS工藝中的兩個NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線，請畫出Id2的大致變化，并說明Id1和Id2有什么不同，并解釋不同的主要原因。

根據(jù)圖，給出M2管的漏極電流表達(dá)式。

集成電容主要有幾種結(jié)構(gòu)？

20世紀(jì)上半葉對半導(dǎo)體產(chǎn)業(yè)量展做出貢獻(xiàn)的4種不同產(chǎn)業(yè)主要是（）。