<samp id="wclzo"><listing id="wclzo"><dl id="wclzo"></dl></listing></samp>
<progress id="wclzo"><wbr id="wclzo"><ins id="wclzo"></ins></wbr></progress>
<samp id="wclzo"><tbody id="wclzo"><bdo id="wclzo"></bdo></tbody></samp>
<table id="wclzo"><menuitem id="wclzo"><ins id="wclzo"></ins></menuitem></table>
<source id="wclzo"><th id="wclzo"></th></source>
<legend id="wclzo"><menuitem id="wclzo"></menuitem></legend>
<progress id="wclzo"><menuitem id="wclzo"><table id="wclzo"></table></menuitem></progress>
網(wǎng)站首頁(yè)
考試題庫(kù)
在線?？?/a>
智能家居
網(wǎng)課試題
問(wèn)&答
熱門試題
登錄 |
注冊(cè)
網(wǎng)站首頁(yè)
考試題庫(kù)
熱門試題
智能家居
網(wǎng)課試題
大學(xué)試題
題庫(kù)首頁(yè)
每日一練
章節(jié)練習(xí)
計(jì)算機(jī)科學(xué)verilog填空題每日一練(2020.02.10)
來(lái)源：考試資料網(wǎng)
1.填空題
完整的條件語(yǔ)句將產(chǎn)生（）電路，不完整的條件語(yǔ)句將產(chǎn)生（）電路。
參考答案：
組合；時(shí)序
2.填空題
IEEE 標(biāo)準(zhǔn)的硬件描述語(yǔ)言是 （）和 VHDL。
參考答案：
verilog HDL
3.填空題
可編程器件分為（）和CPLD。
參考答案：
FPGA
4.填空題
Verilog的基本設(shè)計(jì)單元是模塊。它是由兩部分組成，一部分描述（）；另一部分描述邏輯功能，即定義輸入是如何影響輸出的。
參考答案：
接口
5.填空題
你所知道的可編程邏輯器件有（至少兩種）：（）。
參考答案：
FPGA, CPLD, GAL, PAL
