A.電壓并聯(lián)
B.電流串聯(lián)
C.電壓串聯(lián)
D.電流并聯(lián)
您可能感興趣的試卷
你可能感興趣的試題
A.輸入電阻增大
B.輸出量增大
C.凈輸入量增大
D.凈輸入量減小
A.輸入電阻減小
B.輸出電阻減小
C.輸出電阻增大
D.輸入電阻增大
A.只存在于阻容耦合電路中的負(fù)反饋
B.變壓器耦合電路中的負(fù)反饋
C.交流通路中的負(fù)反饋
D.放大正弦信號(hào)時(shí)才有的負(fù)反饋
最新試題
?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。
?某次電路實(shí)驗(yàn)中，一同學(xué)按如下電路圖連接電路，完成實(shí)驗(yàn)。其中D0，D1端為輸入端，S0與S1為輸出端。在實(shí)驗(yàn)過程中，該同學(xué)觀測(cè)到輸出端S0，S1端輸出電平分別為邏輯高電平，邏輯低電平。請(qǐng)問此刻電路輸入端D0，D1電平可能分別為（）。
用作電壓放大器時(shí)，CS放大器不合適的參數(shù)為（）。?
在下圖中如果輸入輸出均有電容耦合，則將RG的阻值由10MΩ替換為1MΩ時(shí)，柵極直流電壓將會(huì)（），漏極直流電流將會(huì)（），輸入電阻將會(huì)（）。
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足夠大。輸入輸出信號(hào)均通過電容耦合進(jìn)行傳輸（注意圖中未畫出電容），要實(shí)現(xiàn)增益為15倍的放大電路，則RD=（）kΩ。?
?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會(huì)（），漏極交流電壓將會(huì)（），增益將會(huì)（）。
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
?6位7段數(shù)碼管動(dòng)態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時(shí)顯示各自對(duì)應(yīng)的數(shù)字，控制數(shù)碼管位選信號(hào)的動(dòng)態(tài)掃描時(shí)鐘信號(hào)頻率約為多少？（）
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）