A.Distributed BIST
B.Direct Access
C.Test Bus
D.Boundary Scan
您可能感興趣的試卷
你可能感興趣的試題
A.由于內(nèi)嵌測試模式發(fā)生器,不需要額外生成測試模式
B.由于只輸出GO/NOGO,故障分析很困難
C.由于內(nèi)嵌測試輸出評估部,不需要高價(jià)測試設(shè)備,可降低成本
D.不可用于Burn-In測試
A.禁止使用循環(huán)組合電路
B.FF的時鐘信號必須能夠從外部端口直接控制
C.FF的復(fù)位信號必須能夠從外部端口直接控制
D.掃描測試時,RAM和內(nèi)核需要分開進(jìn)行設(shè)計(jì)
A.可測性設(shè)計(jì)就是在設(shè)計(jì)階段考慮測試因素,犧牲一部分芯片面積換得測試的容易化
B.可測性設(shè)計(jì)使用自動生成工具(ATPG),易于生成故障覆蓋率高的測試模式
C.可測性設(shè)計(jì)由于增加了設(shè)計(jì)負(fù)荷,將一定導(dǎo)致芯片整體開發(fā)成本的增加
D.可觀察性與可控制性是衡量可測性設(shè)計(jì)的兩個尺度
A.制造誤差
B.性能問題
C.制造故障
D.功能未滿足顧客的需求
A.邏輯綜合的結(jié)果是唯一的
B.邏輯綜合技術(shù)可分為生成順序電路和生成組合電路兩類
C.布爾邏輯公式的簡化一般與制造工藝無關(guān)
D.同一邏輯可以由多種電路實(shí)現(xiàn),邏輯綜合則選擇與面積、延遲時間、功耗等要求最接近的電路
最新試題
下列對焊接可靠性無影響的是()。
鍵合工藝失效,,鍵合點(diǎn)尾絲不一致,可能產(chǎn)生的原因有()。
下面不屬于QFP封裝改進(jìn)品質(zhì)的是()。
收縮型四邊扁平封裝的引腳中心距離比普通的四邊扁平要大,所以在封裝體的邊緣可以容納更多的引腳個數(shù)。
去毛飛邊工藝指的是將芯片多余部分進(jìn)行有效的切除。
下面關(guān)于PBGA器件的優(yōu)缺點(diǎn),說法錯誤的是()。
倒裝芯片的連接方式有()。
通常芯片上的引出端焊盤是排列在管芯片附近的方形()。
引線鍵合的常用技術(shù)有()。
下列屬于BGAA形式的是()。