A.由于內(nèi)嵌測(cè)試模式發(fā)生器,不需要額外生成測(cè)試模式
B.由于只輸出GO/NOGO,故障分析很困難
C.由于內(nèi)嵌測(cè)試輸出評(píng)估部,不需要高價(jià)測(cè)試設(shè)備,可降低成本
D.不可用于Burn-In測(cè)試
您可能感興趣的試卷
你可能感興趣的試題
A.禁止使用循環(huán)組合電路
B.FF的時(shí)鐘信號(hào)必須能夠從外部端口直接控制
C.FF的復(fù)位信號(hào)必須能夠從外部端口直接控制
D.掃描測(cè)試時(shí),RAM和內(nèi)核需要分開進(jìn)行設(shè)計(jì)
A.可測(cè)性設(shè)計(jì)就是在設(shè)計(jì)階段考慮測(cè)試因素,犧牲一部分芯片面積換得測(cè)試的容易化
B.可測(cè)性設(shè)計(jì)使用自動(dòng)生成工具(ATPG),易于生成故障覆蓋率高的測(cè)試模式
C.可測(cè)性設(shè)計(jì)由于增加了設(shè)計(jì)負(fù)荷,將一定導(dǎo)致芯片整體開發(fā)成本的增加
D.可觀察性與可控制性是衡量可測(cè)性設(shè)計(jì)的兩個(gè)尺度
A.制造誤差
B.性能問題
C.制造故障
D.功能未滿足顧客的需求
A.邏輯綜合的結(jié)果是唯一的
B.邏輯綜合技術(shù)可分為生成順序電路和生成組合電路兩類
C.布爾邏輯公式的簡化一般與制造工藝無關(guān)
D.同一邏輯可以由多種電路實(shí)現(xiàn),邏輯綜合則選擇與面積、延遲時(shí)間、功耗等要求最接近的電路
A.算法級(jí)>門級(jí)>RTL級(jí)
B.RTL級(jí)>門級(jí)>算法級(jí)
C.門級(jí)>算法級(jí)>RTL級(jí)
D.算法級(jí)>RTL級(jí)>門級(jí)
最新試題
鍵合常用的劈刀形狀,下列說法正確的是()。
常規(guī)芯片封裝生產(chǎn)過程包括粘裝和引線鍵合兩個(gè)工序,而倒裝芯片則合二為一。
下面選項(xiàng)中硅片減薄技術(shù)正確的是()。
下面不屬于QFP封裝改進(jìn)品質(zhì)的是()。
下面關(guān)于BGA的特點(diǎn),說法錯(cuò)誤的是()。
為了獲得好的性能,塑封料的電學(xué)性必須得到控制。
制造和封裝工藝過程中的材料性能是決定材料應(yīng)用的關(guān)鍵,制造性能主要包括()。
電子封裝是指對(duì)電路芯片進(jìn)行包裝,進(jìn)而保護(hù)電路芯片,以免其受到外界環(huán)境影響的包裝。
收縮型四邊扁平封裝的引腳中心距離比普通的四邊扁平要大,所以在封裝體的邊緣可以容納更多的引腳個(gè)數(shù)。
下列屬于BGAA形式的是()。