現(xiàn)在定義了一個1位的加法器addbit（ci，a，b，co，sum），模塊的結(jié)果用表達式表示為{co，sub}=a+b+ci，其中a，b為兩個加數(shù)，ci為來自低位的進位，sum為和，co為向高位的進位，如果以此1位加法器構(gòu)建四位加法器，同時定義頂層模塊中的端口信號和中間變量的定義：下面通過層次調(diào)用的方式進行邏輯實現(xiàn)中的表達式正確的是（）。

?5.1K±5%歐姆的五環(huán)電阻的色環(huán)序列為（）。

?verilog語法中，間隔符號主要包括（）。

?數(shù)字頻率計采用4個數(shù)字的BCD碼計數(shù)器，若采樣時間0.01s，那么它能夠測量的最大頻率是多少？（）

CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?

?電路如圖所示，如果電容C2開路，則MOSFET的漏極直流電壓將會（），漏極交流電壓將會（），增益將會（）。

CG放大器因其輸入電阻過小，因此沒什么用處。

?verilogHDL中已經(jīng)預(yù)先定義了的門級原型的符號有（）。

?10進制計數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）

?若某放大器的輸入信號為電壓信號，輸出信號為電流信號，則以下描述正確的有（）。?