您可能感興趣的試卷
你可能感興趣的試題
A.DATA1DW1856H
B.DATA1DB18H,56H
C.DATA1EQU5618H
D.DATA1DB18H,00H,56H,00H
A.中斷向量地址的高8位
B.中斷向量地址的高5位
C.中斷向量的高5位
D.中斷向量號(hào)的高5位
A.數(shù)據(jù)輸入緩沖器和狀態(tài)寄存器
B.控制寄存器和狀態(tài)寄存器
C.數(shù)據(jù)輸入緩沖器和控制寄存器
D.數(shù)據(jù)輸出緩沖器的控制寄存器
A.2002H,00H
B.1FFEH,00H
C.1FFEH,20H
D.2002H,20H
最新試題
對(duì)內(nèi)存和I/O端口統(tǒng)一編址時(shí),系統(tǒng)中只有一個(gè)統(tǒng)一的地址空間。
下列各項(xiàng)可作為中斷源的是()。
中斷系統(tǒng)的目的包括下列的()。
輸入還是輸出所用到的地址總是對(duì)端口而言的,也是對(duì)接口部件而言的。
CMP功能和SUB一樣,都是做減法,結(jié)果送目標(biāo)操作數(shù)。
將“立即數(shù)50H傳送給累加器”操作的8086CPU指令的是()。
為了節(jié)省地址空間,將數(shù)據(jù)輸入端口和數(shù)據(jù)輸出端口對(duì)應(yīng)同一個(gè)端口地址。但是,狀態(tài)端口和控制端口不常用同一個(gè)端口地址。
主要用于將二進(jìn)制數(shù)的某些位清零的位操作指令是()。
CPU執(zhí)行存儲(chǔ)器讀寫(xiě)指令都有固定的時(shí)序,存儲(chǔ)器的速度與CPU不匹配,也可保證CPU讀寫(xiě)存儲(chǔ)器的準(zhǔn)確性。
接口電路按傳送數(shù)據(jù)的方式可分為:通用接口和專用接口。