A.1腳
B.3腳
C.5腳
D.7腳
您可能感興趣的試卷
你可能感興趣的試題
A.4腳
B.8腳
C.1腳
D.6腳
A.集成555時(shí)基電路只用做定時(shí)器
B.集成555電路只能用于部分控制電路，如調(diào)光；調(diào)溫；調(diào)速等
C.集成555電路只能用于作多諧震蕩器
D.集成555電路工作可靠，使用方便；價(jià)格廉價(jià)；所以廣泛應(yīng)用
A.一個(gè)單穩(wěn)態(tài)電路
B.一個(gè)無穩(wěn)態(tài)電路
C.一個(gè)雙穩(wěn)態(tài)電路
D.一個(gè)帶放電開關(guān)的RS觸發(fā)器
A.TH>TR
B.TH<TR
C.TH=TR
D.TH≧TR
A.開路
B.接地
C.保持
D.不確定
最新試題
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
?10進(jìn)制計(jì)數(shù)器模塊在數(shù)字鐘系統(tǒng)中可作為以下哪些模塊的子模塊？（）
?若某放大器的輸入信號(hào)為電壓信號(hào)，輸出信號(hào)為電流信號(hào)，則以下描述正確的有（）。?
CG放大器具有較（）的輸入電阻和較（）的輸出電阻。?
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
在對(duì)數(shù)字鐘計(jì)時(shí)、校時(shí)模塊進(jìn)行仿真時(shí)，設(shè)秒信號(hào)的周期為10ns，若要觀察24時(shí)制計(jì)數(shù)是否正確，那么在復(fù)位信號(hào)無效，計(jì)時(shí)使能信號(hào)有效的情況下，仿真需運(yùn)行多長(zhǎng)時(shí)間？（）
一塊通用面包板，公共條是三?四?三分段連通型，那么這塊板上最多有（）個(gè)插孔在內(nèi)部是連通在一起的。
?數(shù)字頻率計(jì)采用4個(gè)數(shù)字的BCD碼計(jì)數(shù)器，若采樣時(shí)間0.01s，那么它能夠測(cè)量的最大頻率是多少？（）
?verilogHDL中已經(jīng)預(yù)先定義了的門級(jí)原型的符號(hào)有（）。
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。