單項(xiàng)選擇題8位移位寄存器，串行輸入時(shí)經(jīng)（）個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。
A.1
B.2
C.4
D.8
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題一位8421BCD碼計(jì)數(shù)器至少需要（）個(gè)觸發(fā)器。
A.3
B.4
C.5
D.10
2.單項(xiàng)選擇題同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（）。
A.沒有觸發(fā)器
B.沒有統(tǒng)一的時(shí)鐘脈沖控制
C.沒有穩(wěn)定狀態(tài)
D.輸出只與內(nèi)部狀態(tài)有關(guān)
3.單項(xiàng)選擇題N個(gè)觸發(fā)器可以構(gòu)成能寄存（）位二進(jìn)制數(shù)碼的寄存器。
A.N-1
B.N
C.N+1
D.2N
4.單項(xiàng)選擇題下列邏輯電路中為時(shí)序邏輯電路的是（）。
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.數(shù)據(jù)選擇器
5.單項(xiàng)選擇題把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到（）進(jìn)制計(jì)數(shù)器。
A.4
B.5
C.9
D.20
最新試題
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
題型：單項(xiàng)選擇題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：問答題
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
題型：單項(xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項(xiàng)選擇題
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
題型：單項(xiàng)選擇題
TTL與非門輸出高電平的參數(shù)規(guī)范值是（）
題型：單項(xiàng)選擇題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
題型：單項(xiàng)選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項(xiàng)選擇題
TTL與非門閾值電壓UT的典型值是（）
題型：單項(xiàng)選擇題