單項選擇題同步時序電路和異步時序電路比較，其差異在于后者（）。
A.沒有觸發(fā)器
B.沒有統(tǒng)一的時鐘脈沖控制
C.沒有穩(wěn)定狀態(tài)
D.輸出只與內(nèi)部狀態(tài)有關(guān)
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題N個觸發(fā)器可以構(gòu)成能寄存（）位二進制數(shù)碼的寄存器。
A.N-1
B.N
C.N+1
D.2N
2.單項選擇題下列邏輯電路中為時序邏輯電路的是（）。
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.數(shù)據(jù)選擇器
3.單項選擇題把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到（）進制計數(shù)器。
A.4
B.5
C.9
D.20
4.單項選擇題同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是（）。
A.工作速度高
B.觸發(fā)器利用率高
C.電路簡單
D.不受時鐘CP控制
5.單項選擇題下列觸發(fā)器中，沒有約束條件的是（）。
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
最新試題
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（）。
題型：單項選擇題
與倒T形電阻網(wǎng)絡DAC相比，權(quán)電流網(wǎng)絡D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。
題型：單項選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。
題型：單項選擇題
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項選擇題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項選擇題
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
題型：問答題
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應選用（）位ADC。
題型：單項選擇題
以下哪個編碼不能是二－十進制譯碼器的輸入編碼（）
題型：單項選擇題
兩個與非門構(gòu)成的基本RS觸發(fā)器，當Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項選擇題