單項(xiàng)選擇題下列邏輯電路中為時(shí)序邏輯電路的是（）。
A.變量譯碼器
B.加法器
C.數(shù)碼寄存器
D.數(shù)據(jù)選擇器
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到（）進(jìn)制計(jì)數(shù)器。
A.4
B.5
C.9
D.20
2.單項(xiàng)選擇題同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是（）。
A.工作速度高
B.觸發(fā)器利用率高
C.電路簡單
D.不受時(shí)鐘CP控制
3.單項(xiàng)選擇題下列觸發(fā)器中，沒有約束條件的是（）。
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
4.單項(xiàng)選擇題邊沿式D觸發(fā)器是一種（）穩(wěn)態(tài)電路。
A.無
B.單
C.雙
D.多
5.單項(xiàng)選擇題下列觸發(fā)器中，存在空翻現(xiàn)象的有（）。
A.邊沿D觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.主從JK觸發(fā)器
最新試題
27系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
題型：單項(xiàng)選擇題
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
題型：問答題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
題型：單項(xiàng)選擇題
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
題型：問答題
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：單項(xiàng)選擇題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
題型：問答題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項(xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號。
題型：單項(xiàng)選擇題