A.可測性設(shè)計就是在設(shè)計階段考慮測試因素,犧牲一部分芯片面積換得測試的容易化 B.可測性設(shè)計使用自動生成工具(ATPG),易于生成故障覆蓋率高的測試模式 C.可測性設(shè)計由于增加了設(shè)計負荷,將一定導(dǎo)致芯片整體開發(fā)成本的增加 D.可觀察性與可控制性是衡量可測性設(shè)計的兩個尺度
A.制造誤差 B.性能問題 C.制造故障 D.功能未滿足顧客的需求
A.邏輯綜合的結(jié)果是唯一的 B.邏輯綜合技術(shù)可分為生成順序電路和生成組合電路兩類 C.布爾邏輯公式的簡化一般與制造工藝無關(guān) D.同一邏輯可以由多種電路實現(xiàn),邏輯綜合則選擇與面積、延遲時間、功耗等要求最接近的電路