A.邏輯綜合的結(jié)果是唯一的
B.邏輯綜合技術(shù)可分為生成順序電路和生成組合電路兩類
C.布爾邏輯公式的簡化一般與制造工藝無關(guān)
D.同一邏輯可以由多種電路實現(xiàn),邏輯綜合則選擇與面積、延遲時間、功耗等要求最接近的電路
您可能感興趣的試卷
你可能感興趣的試題
A.算法級>門級>RTL級
B.RTL級>門級>算法級
C.門級>算法級>RTL級
D.算法級>RTL級>門級
A.算法級描述決定系統(tǒng)的實施方式(體系結(jié)構(gòu)、算法)
B.門級描述是基于基本元件(AND/OR/NOT/FF等)的電路設(shè)計
C.門級描述決定硬件的處理方式(數(shù)據(jù)電路與控制電路)
D.RTL描述包括時鐘級的時序設(shè)計
A.Fetch
B.Decode
C.Execute
D.Encode
E.Writeback
F.Compile
A.無論使用者的經(jīng)驗、文化水平、語言技能、使用時的注意力集中程度如何,都能容易地理解設(shè)計物的使用方式
B.設(shè)計物對于不同能力的人們來說都是有用而適合的
C.提供合適的尺度和空間以便于接近、到達、操控和使用,無論使用者的生理尺寸、體態(tài)和動態(tài)
D.設(shè)計物應(yīng)該降低由于偶然動作和失誤而產(chǎn)生的危害及負面后果
關(guān)于CMOS反相器,以下描述中哪些是正確的()。
A.A
B.B
C.C
D.D
最新試題
QFP的結(jié)構(gòu)形式因帶有引線框(L/F),對設(shè)定的電性能無法調(diào)整,而BGA可以通過芯片片基結(jié)構(gòu)的變更,得到所需的電性能。
下面不屬于QFP封裝改進品質(zhì)的是()。
為了獲得好的性能,塑封料的電學(xué)性必須得到控制。
按照芯片組裝方式的不同,關(guān)于SiP的分類,說法錯誤的是()。
塑封料的機械性能包括的模量有()。
制造和封裝工藝過程中的材料性能是決定材料應(yīng)用的關(guān)鍵,制造性能主要包括()。
常規(guī)芯片封裝生產(chǎn)過程包括粘裝和引線鍵合兩個工序,而倒裝芯片則合二為一。
載帶自動焊使用的凸點形狀一般有蘑菇凸點和柱凸點兩種。
下列對焊接可靠性無影響的是()。
鍵合工藝失效,焊盤產(chǎn)生彈坑的原因有()。