<table id="6h7qt"><nav id="6h7qt"><center id="6h7qt"></center></nav></table>

網(wǎng)站首頁考試題庫熱門試題智能家居網(wǎng)課試題

大學(xué)試題

題庫首頁每日一練章節(jié)練習(xí)

計(jì)算機(jī)程序設(shè)計(jì)VHDL考試問答題每日一練(2019.01.09)

來源：考試資料網(wǎng)

1.問答題為什么VHDL設(shè)計(jì)僅需要功能仿真？

參考答案：VHDL 設(shè)計(jì)硬件電路，以功能設(shè)計(jì)為設(shè)計(jì)目標(biāo)，與具體的集成電路工藝無關(guān)。在不同工藝條件下，時(shí)序延時(shí)是不同的。由...

點(diǎn)擊查看完整答案

2.問答題什么叫進(jìn)程？簡述進(jìn)程的工作方式。

參考答案：

3.問答題敘述用VHDL設(shè)計(jì)ASIC的流程。

參考答案：

4.問答題詳述VHDL設(shè)計(jì)IP模塊的流程。

參考答案：

5.問答題單模塊的端口信號與芯片引腳是什么關(guān)系？

參考答案：PORT MAP語句通過映射實(shí)現(xiàn)了block塊內(nèi)信號和結(jié)構(gòu)體信號的連接，實(shí)現(xiàn)了實(shí)體端口引腳的連接，當(dāng)實(shí)體端口信...

點(diǎn)擊查看完整答案