A.A+AB=A
B.A+B=B+A
C.AX0=0
D.A+A!*B=A
您可能感興趣的試卷
你可能感興趣的試題
A.決定事件幾個(gè)條件有一個(gè)符合，這件事就發(fā)生
B.決定事件幾個(gè)條件全部符合，這件事就發(fā)生
C.條件不具備，事件發(fā)生；條件具備，事件不發(fā)生
D.事件和條件相反
A.F=A⊕B
B.F=A+B
C.F=A⊙B
D.F=（A*B）！
A.100100
B.110100
C.100101
D.100110
A.100100
B.100101
C.110100
D.100110
A.b+c
B.0
C.（a*b）！+c
D.1
最新試題
?CS、CG和CD三種組態(tài)中，最適合做電壓放大器的還是CS放大器。
當(dāng)VGS=0時(shí)，能夠?qū)ǖ腗OS管為（）
?verilog語法中，間隔符號(hào)主要包括（）。
?CG放大器的性能描述合理的是（）。
可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核？（）
?6位7段數(shù)碼管動(dòng)態(tài)顯示模塊如圖，要求人眼看到所有數(shù)碼管同時(shí)顯示各自對(duì)應(yīng)的數(shù)字，控制數(shù)碼管位選信號(hào)的動(dòng)態(tài)掃描時(shí)鐘信號(hào)頻率約為多少？（）
以下哪個(gè)MOS放大器組態(tài)結(jié)構(gòu)最適合用在電壓信號(hào)處理系統(tǒng)的最后一級(jí)？?（）
?在verilogHDL的數(shù)字表達(dá)方式用，和十進(jìn)制數(shù)127表示的數(shù)字相同的表達(dá)方式有（）。
?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義，VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是（）。
假設(shè)NEMOSFET已工作在飽和區(qū)，若uDS繼續(xù)增大時(shí)，溝道夾斷點(diǎn)向漏極移動(dòng)。