CPU和輸入輸出設備之間的狀態(tài)信號是為了保證數(shù)據(jù)傳輸?shù)恼_性。

（）主要用于將二進制數(shù)的某些位求反。

已知BX的內(nèi)容為無符號數(shù)1234H，執(zhí)行程序SHL BX,1后，BX的內(nèi)容為2468H。

在8086系統(tǒng)中，一條指令最多以（）個字節(jié)的代碼形式存在于存儲器的碼段中。

DMA控制器的工作特點是：在傳輸數(shù)據(jù)時不用指令，通過硬件邏輯電路用固定的順序發(fā)地址和用讀寫信號來實現(xiàn)高速數(shù)據(jù)傳輸，CPU完全不參與。

已知（DS）=2000H，數(shù)據(jù)段容量為64KB，則數(shù)據(jù)段首地址和末地址物理地址分別為20000H，2FFFFH 。

8086系統(tǒng)采用存儲器分體結(jié)構，偶地址數(shù)據(jù)由數(shù)據(jù)線（）傳送，奇地址數(shù)據(jù)由數(shù)據(jù)線（）傳送。

CPU執(zhí)行存儲器讀寫指令都有固定的時序，存儲器的速度與CPU不匹配，也可保證CPU讀寫存儲器的準確性。

下列各項可作為中斷源的是（）。

菊花鏈優(yōu)先級排隊電路是一種優(yōu)先級管理的簡單硬件方案。