問(wèn)答題
【案例分析題】
某機(jī)字長(zhǎng)16位,CPU地址總線18位,數(shù)據(jù)總線16位,存儲(chǔ)器按字編址,CPU的控制信號(hào)線有:MREQ#(存儲(chǔ)器訪問(wèn)請(qǐng)求,低電平有效),R/W#(讀寫(xiě)控制,低電平為寫(xiě)信號(hào),高電平為讀信號(hào))。試問(wèn):【**,★,包捷5.2,編號(hào)3.3,3.5.2】
已知該機(jī)已有8K×16位的ROM存儲(chǔ)器,地址處于主存的最高端;現(xiàn)在再用若干個(gè)16K×8位的SRAM芯片形成128K×16位的RAM存儲(chǔ)區(qū)域,起始地址為00000H,假設(shè)SRAM芯片有CS#(片選,低電平有效)和WE#(寫(xiě)使能,低電平有效)信號(hào)控制端;試寫(xiě)出RAM、ROM的地址范圍,并畫(huà)出SRAM、ROM與CPU的連接圖,請(qǐng)標(biāo)明SRAM芯片個(gè)數(shù)、譯碼器的輸入輸出線、地址線、數(shù)據(jù)線、控制線及其連接。