A.MOV AL,00
B.AND AL,00
C.XOR AL,AL
D.SUB AL,AL
您可能感興趣的試卷
你可能感興趣的試題
A.CMP
B.MOV
C.AND
D.SUB
A.中斷控制方式(中斷傳輸方式)
B.直接存儲(chǔ)器訪問方式(DMA)
C.無條件傳輸方式
D.查詢傳輸方式
A.與外設(shè)相互交換信息
B.控制外設(shè)的操作
C.檢查外設(shè)的狀態(tài)
A.完整的中斷必須包括以下過程:中斷申請(qǐng)、中斷響應(yīng)、中斷返回
B.微處理器包括外部中斷源與內(nèi)部中斷源
C.中斷系統(tǒng)能夠?qū)崿F(xiàn)中斷的嵌套與能夠?qū)崿F(xiàn)中斷的優(yōu)先級(jí)處理
D.8086的內(nèi)部中斷源包括非屏蔽中斷與屏蔽中斷申請(qǐng)
A.獨(dú)立I/O指令,程序易讀獨(dú)立的I/O控制結(jié)構(gòu)
B.指令功能強(qiáng),控制邏輯簡(jiǎn)單
C.指令功能比較弱,控制邏輯復(fù)雜
D.占部分內(nèi)存,指令執(zhí)行時(shí)間長(zhǎng)(20T)
最新試題
在一個(gè)較短的時(shí)間間隔內(nèi),CPU訪問存儲(chǔ)器時(shí),無論是存取指令還是存取數(shù)據(jù),所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中,而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的()性。
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開漏輸出與上位電阻形成的()實(shí)現(xiàn)的。
要組成32M×8bit的存儲(chǔ)器,需要1M×4bit的存儲(chǔ)芯片共()片。
I2C總線的兩條信號(hào)線的名稱是()和()。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz,定時(shí)1s如何實(shí)現(xiàn)()。
增計(jì)數(shù)模式的計(jì)數(shù)過程是()。
I2C總線的通信速率僅由主機(jī)確定。
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí),BHE#=1,A0=0。()
STM32的SPI接口最多有()個(gè),數(shù)據(jù)幀最多可以有()位。