A.完整的中斷必須包括以下過程：中斷申請、中斷響應(yīng)、中斷返回
B.微處理器包括外部中斷源與內(nèi)部中斷源
C.中斷系統(tǒng)能夠?qū)崿F(xiàn)中斷的嵌套與能夠?qū)崿F(xiàn)中斷的優(yōu)先級(jí)處理
D.8086的內(nèi)部中斷源包括非屏蔽中斷與屏蔽中斷申請
您可能感興趣的試卷
你可能感興趣的試題
A.獨(dú)立I/O指令，程序易讀獨(dú)立的I/O控制結(jié)構(gòu)
B.指令功能強(qiáng)，控制邏輯簡單
C.指令功能比較弱，控制邏輯復(fù)雜
D.占部分內(nèi)存，指令執(zhí)行時(shí)間長（20T）
A.8259A中斷控制器，控制外設(shè)中斷的申請等
B.8282地址鎖存器（三片），獲得地址總線及控制信號(hào)
C.8288總線控制器，轉(zhuǎn)換控制總線信號(hào)，增加控制總線的負(fù)載能力
D.8286功率放大接收器（二片），獲得數(shù)據(jù)總線
A.C最大
B.A最大
C.B最大
D.A=B=C
A.100
B.64
C.-100
D.+100
A.41H
B.121D
C.29D
D.29H
最新試題
STM32的SPI接口最多有（）個(gè)，數(shù)據(jù)幀最多可以有（）位。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
10號(hào)DOS系統(tǒng)功能調(diào)用可以用于將多個(gè)字符輸入到指定緩沖區(qū)之中。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
I2C總線的通信速率僅由主機(jī)確定。
指令LEA BX，TABLE等價(jià)于指令MOV BX，OFFSET TABLE。（）