A.2個時鐘周期
B.4個時鐘周期
C.6個時鐘周期
D.8個時鐘周期
您可能感興趣的試卷
你可能感興趣的試題
A.
B.
C.
D.
A.數(shù)據(jù)總是先于地址出現(xiàn)。
B.地址總是先于數(shù)據(jù)出現(xiàn)。
C.數(shù)據(jù)與地址同時出現(xiàn)。
D.地址與數(shù)據(jù)出現(xiàn)的先后是隨機(jī)的。
A.CPU給出的。
B.存儲器給出的。
C.CPU和存儲器輪流給出的。
D.CPU和存儲器共同給出的。
A.使CPU復(fù)位,高電平有效。
B.CPU使其它器件復(fù)位,高電平有效。
C.使CPU復(fù)位,低電平有效。
D.CPU使其它器件復(fù)位,低電平有效。
A.CPU向其它主設(shè)備請求使用總線。
B.其它主設(shè)備向CPU請求使用總線。
C.CPU允許其它主設(shè)備使用總線。
D.其它主設(shè)備允許CPU使用總線。
最新試題
某存儲器系統(tǒng)要求采用3:8譯碼器對A19~A15進(jìn)行全譯碼,需要()片。
指令A(yù)DD AL,6[BP][DI]是錯誤的。()
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個。
下列選項中不屬于使用中斷的優(yōu)勢的選項是()。
在IN和OUT指令中,當(dāng)端口號大于FFH(255)時,必須通過()間接給出。
MOV指令執(zhí)行之后將源操作數(shù)(字或字節(jié))傳送到目的操作數(shù)。()
I2C總線的通信速率僅由主機(jī)確定。
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時,BHE#=1,A0=0。()
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。