問(wèn)答題為什么柵介質(zhì)層的厚度減少有一個(gè)大致的極限？為什么現(xiàn)在需要高K值（介電常數(shù)）的柵介質(zhì)？低K介質(zhì)用在什么地方？為什么？
您可能感興趣的試卷
你可能感興趣的試題
最新試題
半導(dǎo)體工藝技術(shù)中，器件互連材料通常包括（）等。
題型：多項(xiàng)選擇題
利用2μm×6μm的多晶硅柵極覆蓋在4μm×12μm薄氧化層的正中間構(gòu)成一個(gè)MOS管，已知Cox＝5×10-4pF/μm2，估算柵極電容。
題型：?jiǎn)柎痤}
在圖中，若所有的晶體管都工作在飽和區(qū)，求M4的漏電流。
題型：?jiǎn)柎痤}
根據(jù)圖，給出M2管的漏極電流表達(dá)式。
題型：?jiǎn)柎痤}
材料根據(jù)流經(jīng)材電流的不同可分為三類（）。
題型：多項(xiàng)選擇題
MOS器件按比例縮小后對(duì)器件特性有什么影響？
題型：?jiǎn)柎痤}
版圖DRC、ERC和LVS的意義是什么？
題型：?jiǎn)柎痤}
試用電導(dǎo)率為102/（Ω·cm），厚1μm的材料設(shè)計(jì)1kΩ的電阻，設(shè)電阻寬1μm，求其長(zhǎng)。
題型：?jiǎn)柎痤}
BiCMOS技術(shù)就是將（）和（）的優(yōu)良性能集中在同一塊集成電路器件中。BiCMOS綜告了CMOS結(jié)構(gòu)的低功耗、高集成度和TTL或ECL器件結(jié)構(gòu)的高電流驅(qū)動(dòng)能力。
題型：多項(xiàng)選擇題
集成電容主要有幾種結(jié)構(gòu)？
題型：?jiǎn)柎痤}