A.數(shù)碼鎖存器
B.電子開關(guān)
C.電阻網(wǎng)絡(luò)
D.譯碼器
您可能感興趣的試卷
你可能感興趣的試題
A.線性誤差
B.增益誤差
C.偏移誤差
D.非線性誤差
A.偏移誤差
B.增益誤差
C.線性誤差
D.非線性誤差
A.直接比較型
B.間接比較型
C.倒T型電阻網(wǎng)絡(luò)
D.權(quán)電流網(wǎng)絡(luò)
A.加法器
B.程控放大器
C.數(shù)-模轉(zhuǎn)換
D.波形發(fā)生電路
A.A/D轉(zhuǎn)換器
B.ADC
C.D/A轉(zhuǎn)換器
D.DAC
最新試題
27系列EPROM存儲的數(shù)據(jù)是()可擦除的。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡述它們的作用。
具有“有1出0、全0出1”功能的邏輯門是()
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。