A.DAC0832
B.ADC0832
C.DAC1210
D.ICL7107
您可能感興趣的試卷
你可能感興趣的試題
A.權(quán)電阻網(wǎng)絡(luò)
B.T型電阻網(wǎng)絡(luò)
C.電子開關(guān)
D.電阻網(wǎng)絡(luò)
A.包含D/A轉(zhuǎn)換器
B.包含電壓比較器
C.不包含D/A轉(zhuǎn)換器
D.不包含參考電源
A.電壓比較器
B.A/D轉(zhuǎn)換器
C.控制邏輯電路
D.逐次逼近寄存器
A.4
B.10
C.1024
D.210
A.轉(zhuǎn)換精度
B.轉(zhuǎn)換速度
C.分辨率
D.轉(zhuǎn)換誤差
最新試題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
以下代碼中為無權(quán)碼的為()。
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。