A.權(quán)電阻網(wǎng)絡(luò)
B.T型電阻網(wǎng)絡(luò)
C.電子開關(guān)
D.電阻網(wǎng)絡(luò)
您可能感興趣的試卷
你可能感興趣的試題
A.包含D/A轉(zhuǎn)換器
B.包含電壓比較器
C.不包含D/A轉(zhuǎn)換器
D.不包含參考電源
A.電壓比較器
B.A/D轉(zhuǎn)換器
C.控制邏輯電路
D.逐次逼近寄存器
A.4
B.10
C.1024
D.210
A.轉(zhuǎn)換精度
B.轉(zhuǎn)換速度
C.分辨率
D.轉(zhuǎn)換誤差
A.轉(zhuǎn)換時(shí)間
B.分辨率
C.轉(zhuǎn)換幅值
D.轉(zhuǎn)換誤差
最新試題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡(jiǎn)述它們的作用。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。