單項(xiàng)選擇題當(dāng)集成維持—阻塞D型觸發(fā)器的異步置0端RD＝0時(shí)，則觸發(fā)器的次態(tài)（）。
A.與CP和D有關(guān)
B.與CP和D無關(guān)
C.只與CP有關(guān)
D.只與D有關(guān)
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題用8級(jí)觸發(fā)器可以記憶（）種不同的狀態(tài)。
A.8
B.16
C.128
D.256
2.單項(xiàng)選擇題維持—阻塞D觸發(fā)器是（）。
A.下降沿觸發(fā)
B.上升沿觸發(fā)
C.高電平觸發(fā)
D.低電平觸發(fā)
3.單項(xiàng)選擇題若JK觸發(fā)器的原狀態(tài)為0，欲在CP作用后仍保持為0狀態(tài)，則激勵(lì)函數(shù)JK的值應(yīng)是（）。
A.J=l，K=I
B.J=0，K=0
C.J=0，K=d
D.J=l，K=d
4.單項(xiàng)選擇題已知R、S是與門構(gòu)成的基本RS觸發(fā)器的輸入端，則約束條件為（）。
A.RS＝0
B.R＋S=I
C.RS＝l
D.R＋S=0
5.單項(xiàng)選擇題已知R、S是或非門構(gòu)成的基本RS觸發(fā)器的輸入端，則約束條件為（）。
A.RS＝0
B.R＋S=I
C.RS＝l
D.R＋S=0
最新試題
7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。
題型：單項(xiàng)選擇題
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
題型：單項(xiàng)選擇題
10-4線優(yōu)先編碼器允許同時(shí)輸入（）路編碼信號(hào)。
題型：單項(xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請(qǐng)改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項(xiàng)選擇題
電可擦除的PROM器件是（）
題型：單項(xiàng)選擇題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
題型：單項(xiàng)選擇題
若停電數(shù)分鐘后恢復(fù)供電，（）中的信息能夠保持不變。
題型：單項(xiàng)選擇題
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
題型：單項(xiàng)選擇題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
題型：單項(xiàng)選擇題