A.下降沿觸發(fā)
B.上升沿觸發(fā)
C.高電平觸發(fā)
D.低電平觸發(fā)
您可能感興趣的試卷
你可能感興趣的試題
A.J=l，K=I
B.J=0，K=0
C.J=0，K=d
D.J=l，K=d
A.RS＝0
B.R＋S=I
C.RS＝l
D.R＋S=0
A.RS＝0
B.R＋S=I
C.RS＝l
D.R＋S=0
A.在CP上升沿觸發(fā)
B.在CP下降沿觸發(fā)
C.在CP＝1的穩(wěn)態(tài)下觸發(fā)
D.與CP無關(guān)的
A.熒光數(shù)碼管
B.半導(dǎo)體數(shù)碼管
C.液晶顯示器
D.輝光數(shù)碼管
最新試題
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說明理由。
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（）。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
利用2個(gè)74LS138和1個(gè)非門，可以擴(kuò)展得到1個(gè)（）線譯碼器。
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是（）。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）