單項(xiàng)選擇題

Verilog HDL的行注釋用符號(hào)（）開始，注釋到本*行結(jié)束。

A./*
B.//
C.--
D.*/

你可能感興趣的試題

單項(xiàng)選擇題

除了end或以end開頭的關(guān)鍵字（如endmodule）語句外，Verilog HDL的每條語句后必須要有（）。

A.逗號(hào)“，”
B.句號(hào)“。”
C.分號(hào)“；”
D.冒號(hào)“：”

單項(xiàng)選擇題

Verilog HDL程序的每個(gè)模塊的內(nèi)容都是嵌在（）兩語句之間。

A.start和endmodule
B.module和end
C.module和endmodule
D.start和endstart