單項(xiàng)選擇題

除了end或以end開頭的關(guān)鍵字（如endmodule）語句外，Verilog HDL的每條語句后必須要有（）。

A.逗號“，”
B.句號“。”
C.分號“；”
D.冒號“：”

微信掃碼免費(fèi)搜題