<object id="uhr3g"></object>

單項(xiàng)選擇題

在下列標(biāo)識(shí)符中，（）是VHDL錯(cuò)誤的標(biāo)識(shí)符。

A.4h_add
B.h_adde4
C.h_adder_4
D._h_adde

你可能感興趣的試題

單項(xiàng)選擇題

在下列標(biāo)識(shí)符中，（）是VHDL合法的標(biāo)識(shí)符。

A.4h_add
B.h_adde_
C.h_adder
D._h_adde

單項(xiàng)選擇題

在VHDL中用（）來把特定的結(jié)構(gòu)體關(guān)聯(lián)到一個(gè)確定的實(shí)體。

A.輸入
B.輸出
C.綜合
D.配置

<div id="6os35"><progress id="6os35"></progress></div>

<u id="6os35"></u>

<menu id="6os35"></menu>