<strong id="oewou"><center id="oewou"></center></strong>

<button id="oewou"></button>

<sup id="oewou"><dd id="oewou"></dd></sup>

單項(xiàng)選擇題

在VHDL中用（）來(lái)把特定的結(jié)構(gòu)體關(guān)聯(lián)到一個(gè)確定的實(shí)體。

A.輸入
B.輸出
C.綜合
D.配置

你可能感興趣的試題

多項(xiàng)選擇題

一個(gè)實(shí)體可以擁有一個(gè)或多個(gè)（）

A.設(shè)計(jì)實(shí)體
B.結(jié)構(gòu)體
C.輸入
D.輸出

VHDL的進(jìn)程（process）語(yǔ)句是由（）組成的，但其本身卻是（）

答案：順序語(yǔ)句；并行執(zhí)行的