6進(jìn)制異步清零，最后一個計數(shù)狀態(tài)應(yīng)該為（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

3個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計數(shù)器。

3進(jìn)制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

平衡電阻是保證了集成運放兩個輸入端，靜態(tài)時外接電阻相等。

將任意一個無效狀態(tài)代入狀態(tài)方程里，它總能進(jìn)入到這個循環(huán)狀態(tài)，那么也就是說明，這個電路具有自起功能。

3位二進(jìn)制加法計數(shù)器的，計數(shù)長度為（）

集成運放的反相輸入端，當(dāng)輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

并聯(lián)型穩(wěn)壓電路中，硅穩(wěn)壓二極管應(yīng)和負(fù)載（）

對理想運放，當(dāng)運放工作在線性區(qū)時，其輸出電壓與兩個輸入端的電壓差呈非線性關(guān)系。