清零端與脈沖信號的狀態(tài)無關，所以叫做同步清零。

3個JK觸發(fā)器，通過電路設計，可以接成（）進制以內的，任意進制的計數器。

下列受時鐘控制的是（）

3進制的加法計數器，需要（）塊JK觸發(fā)器。

異步計數器的計數脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進位脈沖，采用逐級傳遞方式進行觸發(fā)。

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

6進制異步清零，最后一個計數狀態(tài)應該為（）

反相比例運算電路，平衡電阻的求法：令ui=0，則uo=0，此時反相端對地總電阻值，即為所求平衡電阻值。

集成運放的反相輸入端，當輸入信號（ui1）由此輸入時，輸出信號（u0）與輸入ui1同相。

電壓比較器的功能是，將一個模擬量輸入電壓，與一個參考電壓VR進行比較，并將比較的結果輸出，它廣泛應用于（）等方面。