3個(gè)JK觸發(fā)器，通過電路設(shè)計(jì)，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計(jì)數(shù)器。

下面哪個(gè)集成元件為四位二進(jìn)制超前進(jìn)位全加器（）

本征半導(dǎo)體是（），導(dǎo)電能力弱。

所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。

交流放大電路接入負(fù)載電阻后，對靜態(tài)工作狀態(tài)無影響。

如果用預(yù)置數(shù)法實(shí)現(xiàn)3秒倒計(jì)時(shí)，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）

清零端與脈沖信號的狀態(tài)無關(guān)，所以叫做同步清零。

異步計(jì)數(shù)器的計(jì)數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進(jìn)位脈沖，采用逐級傳遞方式進(jìn)行觸發(fā)。

使用中若IC大于ICM，即使晶體管不損壞，β也會下降。

全加器的輸入信號是（）