A.NUM__ONE
B.2NUM__ONE
C.NUM__2
D.NUM__TWO
您可能感興趣的試卷
你可能感興趣的試題
A.SHRAL,1
B.MOVAL,64H
C.SHLAH,CL
D.MOVAL,BX
A.CF=1
B.DF=1
C.SF=1
D.ZF=1
A.發(fā)控制命令
B.進(jìn)行狀態(tài)檢測
C.發(fā)I/O端口地址
D.發(fā)讀/寫命令
A.12
B.13
C.11
D.10
A.存儲(chǔ)器的讀出時(shí)間
B.存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔
C.存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔
D.存儲(chǔ)器進(jìn)行連續(xù)讀操作所允許的最短時(shí)間間隔
![](https://static.ppkao.com/ppmg/img/appqrcode.png)
最新試題
在8086系統(tǒng)中,一條指令最多以()個(gè)字節(jié)的代碼形式存在于存儲(chǔ)器的碼段中。
要使AL寄存器中數(shù)據(jù)的高4位不變,低4位取反,可使用XOR AL,0FH指令實(shí)現(xiàn)。
8086CPU段基址來源于CS、DS、SS、ES、IP。
CPU和輸入輸出設(shè)備之間的狀態(tài)信號(hào)是為了保證數(shù)據(jù)傳輸?shù)恼_性。
()主要用于將二進(jìn)制數(shù)的某些位求反。
CPU執(zhí)行存儲(chǔ)器讀寫指令都有固定的時(shí)序,存儲(chǔ)器的速度與CPU不匹配,也可保證CPU讀寫存儲(chǔ)器的準(zhǔn)確性。
菊花鏈優(yōu)先級(jí)排隊(duì)電路是一種優(yōu)先級(jí)管理的簡單硬件方案。
CMP功能和SUB一樣,都是做減法,結(jié)果送目標(biāo)操作數(shù)。
對(duì)內(nèi)存和I/O端口統(tǒng)一編址時(shí),系統(tǒng)中只有一個(gè)統(tǒng)一的地址空間。
定義字節(jié)變量的偽指令是(),匯編后,該變量以字節(jié)為單位分配存儲(chǔ)單元。