如圖所示是主從JK觸發(fā)器的時(shí)序電路圖()
A.對(duì) B.錯(cuò) C.在第2脈沖發(fā)生了空翻 D.在第3脈沖發(fā)生了空翻
如圖所示為TTL的門電路,則輸入、輸出的狀態(tài)為()
A.A1=0;Y1=1 B.A1=0;Y1=0 C.A1=1;Y1=1 D.A1=1;Y1=0