I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實現(xiàn)的。

增計數(shù)模式的計數(shù)過程是（）。

下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）

STM32的SPI接口最多有（）個，數(shù)據(jù)幀最多可以有（）位。

要組成32M×8bit的存儲器，需要1M×4bit的存儲芯片共（）片。

在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進制數(shù)。（）

I2C總線的兩條信號線的名稱是（）和（）。

STM32的I2C接口最多有（）個，在快速模式下，最高通訊速度可達（）。