I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。

在I2C總線中，應(yīng)答信號始終由從機(jī)發(fā)出。

容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。

某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對A19~A15進(jìn)行全譯碼，需要（）片。

STM32的I2C接口最多有（）個(gè)，在快速模式下，最高通訊速度可達(dá)（）。

I2C總線的通信速率僅由主機(jī)確定。

8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）

SPI總線的4個(gè)信號是（）、（）、（）和/CS或/SS。

在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。