全加器的輸入信號是（）

uo與ui大小相等，相位相反，此時的電路稱為反相器，或倒相器。

并聯(lián)型穩(wěn)壓電路中，硅穩(wěn)壓二極管應(yīng)和負載（）

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

3個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

如果用預(yù)置數(shù)法實現(xiàn)3秒倒計時，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

交流放大電路接入負載電阻后，對靜態(tài)工作狀態(tài)無影響。

下列受時鐘控制的是（）

二進制計數(shù)器具有分頻的作用，分頻的規(guī)律表現(xiàn)為：5位二進制計數(shù)器實現(xiàn)（）分頻。