問答題

電路如圖所示,已知:VCC=20V,-VCC=-20V,RL=8Ω,輸入電壓ui=10√2sinωt(V),T1和T2的性能一致,死區(qū)影響和UCES均可忽略。試求:輸出功率Po,電源消耗功率PV及能量轉(zhuǎn)換效率η,每管功耗PT。


您可能感興趣的試卷

你可能感興趣的試題

最新試題

用作電壓放大器時,CS放大器不合適的參數(shù)為()。?

題型:單項(xiàng)選擇題

?CS放大器中引入源極電阻RS,其作用有()。?

題型:多項(xiàng)選擇題

?verilogHDL的基本結(jié)構(gòu)中通常需要進(jìn)行模塊范圍的定義,VerilogHDL的模塊范圍的定義的開始和結(jié)束方式是()。

題型:單項(xiàng)選擇題

?CS、CG和CD三種組態(tài)中,最適合做電壓放大器的還是CS放大器。

題型:判斷題

?數(shù)字頻率計(jì)采用4個數(shù)字的BCD碼計(jì)數(shù)器,若采樣時間0.01s,那么它能夠測量的最大頻率是多少?()

題型:單項(xiàng)選擇題

I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足夠大。輸入輸出信號均通過電容耦合進(jìn)行傳輸(注意圖中未畫出電容),要實(shí)現(xiàn)增益為15倍的放大電路,則RD=()kΩ。?

題型:單項(xiàng)選擇題

CD放大器具有較()的輸入電阻和較()的輸出電阻。?????

題型:單項(xiàng)選擇題

?在使用verilog描述一個二選一的數(shù)據(jù)選擇器時,使用一條語句來進(jìn)行描述assign out1=(sel &b)∣(~sel &a),這條語句對應(yīng)的是()。

題型:單項(xiàng)選擇題

可以通過新增以下哪些類型文件添加ChipScope調(diào)試IP核?()

題型:多項(xiàng)選擇題

已知某N溝道增強(qiáng)型MOS場效應(yīng)管的。下表給出了四種狀態(tài)下和的值,那么各狀態(tài)下器件的工作狀態(tài)為()。

題型:多項(xiàng)選擇題