A.P2口輸出高8位地址
B.P1口輸出高8位地址
C.P0口輸出低8位地址
D.P1口輸出低8位地址
E.P2口輸出低8位地址
您可能感興趣的試卷
你可能感興趣的試題
A.低8位地址線
B.高8位地址線
C.數(shù)據(jù)線
D.I/O操作
E.時(shí)鐘線
A.產(chǎn)生控制信號(hào)
B.存儲(chǔ)數(shù)據(jù)
C.進(jìn)行算術(shù)邏輯運(yùn)算
D.I/O端口數(shù)據(jù)傳送
E.位操作
A.程序存儲(chǔ)區(qū)
B.堆棧區(qū)
C.工作寄存器
D.位尋址區(qū)
E.中斷入口地址區(qū)
A.微處理器
B.累加器
C.控制器
D.存儲(chǔ)器
E.I/O接口電路
A.8421BCD碼
B.余3碼
C.二進(jìn)制編碼
D.ASCII碼
最新試題
下列選項(xiàng)中不屬于使用中斷的優(yōu)勢(shì)的選項(xiàng)是（）。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問存儲(chǔ)器時(shí)，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
增計(jì)數(shù)模式的計(jì)數(shù)過程是（）。