A.上升沿
B.下降沿
C.結(jié)束位置
D.中間位置
您可能感興趣的試卷
你可能感興趣的試題
A.HOLD、TEST、READY
B.READY
C.M/IO、HOLD、TEST
組成最大模式下的最小系統(tǒng)，除CPU、時(shí)鐘電路，ROM，RAM及I/O接口外，至少需增加的芯片類型為（）。
a.總線控制器
b.總線裁決器
c.地址鎖存器
d.總線驅(qū)動(dòng)器
A.b，d
B.a，b，c
C.a，d
D.a，c，d
A.中斷優(yōu)先級(jí)控制器
B.總線控制器
C.數(shù)據(jù)驅(qū)動(dòng)器
D.地址鎖存器
A.可以擴(kuò)展存儲(chǔ)容量
B.可以擴(kuò)大I/O空間
C.可以構(gòu)成多處理器系統(tǒng)
D.可以提高CPU主頻
A.自動(dòng)清除
B.用軟件清除
C.不改變
D.自動(dòng)清除或用軟件清除
最新試題
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
嵌入式系統(tǒng)接口擴(kuò)展的4種基本方法是（）、（）、（）和通信擴(kuò)展。
I2C總線的通信速率僅由主機(jī)確定。
通過(guò)條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。（）
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開(kāi)漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過(guò)（）間接給出。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。