在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。

采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）

SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進(jìn)行數(shù)據(jù)交換。

增計(jì)數(shù)模式的計(jì)數(shù)過程是（）。

SPI總線有四工作模式，取決于（）和（）這兩位的組合。

8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進(jìn)制數(shù)。（）

8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）

ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。（）

假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時鐘為12MHz，定時1s如何實(shí)現(xiàn)（）。

按照是否需要刷新操作分類，RAM可分為（）和（）。