問答題
在8086系統(tǒng)中，CPU執(zhí)行訪問存儲(chǔ)器指令時(shí)，
=0，說明當(dāng)前CPU要訪問哪一個(gè)存儲(chǔ)體？
=0時(shí)，CPU要訪問奇地址的存儲(chǔ)體。您可能感興趣的試卷
最新試題
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
題型：判斷題
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
題型：填空題
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
題型：判斷題
8086CPU讀取外設(shè)端口數(shù)據(jù)時(shí)，一次可以讀取16位二進(jìn)制數(shù)。（）
題型：判斷題
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
題型：判斷題
MSP430單片機(jī)的JTAG引腳可用于程序下載和在線調(diào)試。（）
題型：判斷題
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
題型：填空題
MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）
題型：判斷題
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫8個(gè)芯片。（）
題型：判斷題
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
題型：判斷題