A.IRQ3
B.IRQ5
C.IRQ0
D.IRQ4
您可能感興趣的試卷
你可能感興趣的試題
A.段內(nèi)間接轉(zhuǎn)移
B.段間間接轉(zhuǎn)移
C.段內(nèi)直接轉(zhuǎn)移
D.段間直接轉(zhuǎn)移
A、MOV [SI]，[DI]
B、IN AL，DX
C、CMP COUNT[SI]，AX
D、PUSH DX
A.I/O端口和存儲(chǔ)器統(tǒng)一編址
B.I/O端口和寄存器統(tǒng)一編址
C.I/O端口單獨(dú)編址
D.輸入和輸出口分別編址
A.2
B.4
C.6
D.8
A.CS：IP
B.SS：IP
C.CS：SP
D.SS：SP
最新試題
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱(chēng)為程序訪問(wèn)的（）性。
MSP430單片機(jī)可以通過(guò)方向寄存器的8個(gè)位分別定義8個(gè)引腳的輸入/輸出方向。（）
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。
SPI總線有四工作模式，取決于（）和（）這兩位的組合。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
I2C總線的通信速率僅由主機(jī)確定。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。