A.8
B.22
C.24
D.32
您可能感興趣的試卷
你可能感興趣的試題
A.1234H
B.3412H
C.1000H
D.0010H
A.PA口
B.PB口
C.PC口
D.PA和PB口
A.MOV CX,SI
B.POP CL
C.MOV [SI+DI],AX
D.OUT 100H,AL
A.由CPU自動產(chǎn)生
B.從外設(shè)取得
C.由指令I(lǐng)NT給出
D.由中斷控制器提供
下列程序:
NEXT:MOV ES:[DI],AL
INC DI
LOOP NEXT
可用指令()來完成該功能。
A.REP LODSB
B.REP STOSB
C.REPE SCASB
D.REP MOVSB
最新試題
I2C總線的多主機仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的()實現(xiàn)的。
SPI總線是一種()形總線結(jié)構(gòu),在SCLK時鐘信號的控制下,兩個雙向()寄存器進行數(shù)據(jù)交換。
在查詢式輸出接口典型電路中,數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。()
指令A(yù)DD AL,6[BP][DI]是錯誤的。()
SPI總線有四工作模式,取決于()和()這兩位的組合。
在IN和OUT指令中,當端口號大于FFH(255)時,必須通過()間接給出。
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時,BHE#=1,A0=0。()
8086CPU內(nèi)部標志寄存器FLAG共有6個有效的標志位。
要組成32M×8bit的存儲器,需要1M×4bit的存儲芯片共()片。
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時序擴展比硬件I2C通信擴展具有更大的靈活性。