如圖所示總線結(jié)構(gòu)的原理圖，4個寄存器A，B，C和D，其控制字CON=（）
A.W1W2W3W4
B.LAEALBEBLCECLDEDCLK
C.LAEALBEBLCECLDED
您可能感興趣的試卷
你可能感興趣的試題
MDR和MAR以及RAM的聯(lián)系如圖所示，MDR和MAR分別是（）位的寄存器。
A.8，8
B.8，12
C.12，8
D.12，12
A.1024個二進制符號
B.1000個二進制符號
C.1024個字節(jié)
D.1000個字節(jié)
A.00H；34H
B.00H；12H
C.12H；00H
D.12H；34H
有如下定義
TABLE1 DD 0，1，2，3
TABLE2 DB 30H, 31H, 32H, 33H
則下列指令中，（）項是正確的。
A.MOV AX，TABLE1
B.MOV BX，TABLE2
C.MOV AX，WORD PTR TABLE1
D.MOV BX，BYTE PTR TABLE1
A.RAM
B.ROM
C.磁盤
D.ROM和RAM
最新試題
某存儲器系統(tǒng)要求采用3：8譯碼器對A19~A15進行全譯碼，需要（）片。
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng)，每個字節(jié)的各位分別存儲在8個芯片中，每次同時讀寫8個芯片。（）
8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時鐘信號的控制下，兩個雙向（）寄存器進行數(shù)據(jù)交換。
I2C總線的通信速率僅由主機確定。
在一個較短的時間間隔內(nèi)，CPU訪問存儲器時，無論是存取指令還是存取數(shù)據(jù)，所訪問的存儲單元都趨于聚集在一個較小的連續(xù)區(qū)域中，而對此范圍以外的地址訪問甚少的現(xiàn)象就稱為程序訪問的（）性。
下列選項中不屬于使用中斷的優(yōu)勢的選項是（）。
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時，BHE#=1，A0=0。（）
8086CPU讀取外設(shè)端口數(shù)據(jù)時，一次可以讀取16位二進制數(shù)。（）
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個有效的標(biāo)志位。