A.–36D
B.92D
C.–28D
D.5CH
您可能感興趣的試卷
你可能感興趣的試題
A.擴(kuò)大主存容量
B.解決CPU和主存之間的速度匹配問(wèn)題
C.提高存儲(chǔ)器的可靠性
D.以上均不對(duì)
A.順序
B.先進(jìn)先出
C.只讀
D.先進(jìn)后出
A.00101011.0100B；43.25D
B.00111011.0100B；43.15D
C.10101011.0101B；42.55D
D.01101101.0110B；41.35D
A.AX/AL
B.BX/BL
C.CX/CL
D.DX/DL
A.雙字
B.字
C.字節(jié)
D.字長(zhǎng)
最新試題
8255A的端口地址線是A0、A1，所以端口地址為0，1，2，3。（）
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過(guò)（）間接給出。
I2C總線的兩條信號(hào)線的名稱(chēng)是（）和（）。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
通過(guò)條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫(xiě)。（）
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫(xiě)8個(gè)芯片。（）
I2C總線的多主機(jī)仲裁是依靠?jī)蓷l信號(hào)線的開(kāi)漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。